CS255 Syllabus

SPARC Instruction Encoding

SPARC is a "RISC" (Reduced Instruction Set Computer) micro processor (CPU) designed by Sun Microsystems around 1990.

SPARC has fixed length instruction format:

                                   32 bits
  <--------------------------------------------------------------->
   2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1
  +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
  |x|x|o|o|o|o|o|x|x|x|x|x|x|o|o|o|o|o|I|        source 2         |
  +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
                                       |
  Type source 1  Op code     dest.   Immediate flag




Instruction with 2 register operands: Immediate flag = 0

   2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1
  +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
  |x|x|o|o|o|o|o|x|x|x|x|x|x|o|o|o|o|o|0| | | | | | | | |x|x|x|x|x|
  +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
                                                register number as source 2

Instruction with 1 reg and 1 constant (source 2) operand: Immediate flag = 1

   2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1 0 9 8 7 6 5 4 3 2 1
  +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
  |x|x|o|o|o|o|o|x|x|x|x|x|x|o|o|o|o|o|1|x|x|x|x|x|x|x|x|x|x|x|x|x|
  +-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+-+
                                         13 bit binary number as source 2